(1) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连接图。
(2) 如果ROM存储器芯片采用8K×8的芯片，RAM存储器芯片采用4K×8的芯片，试画出存储器与CPU的连接图。
(3) 如果ROM存储器芯片采用16K×8的芯片，RAM存储器芯片采用8K×8的芯片，试画出存储器与CPU的连接图。
MREQ#OE#3-8译码 romsel0romsel1ramsel0…ramsel4 A15-13 A12-0 A15-0 R/W# A CEWE A CE A CEWE A CE 8K×1×8K×1×8K×1 8K×1×8片8片 ×8片8片DDDD ROMRAMROMRAM D~D70
CPU
MREQ#
A15-0
CPU R/W#
D7-D0 MREQ# A15-0 CPU R/W# D7~D0
OE#A15-13romsel0A11-0A12RAM3-8译码romsel1ramsel0…ramsel4A12RAMROMA CEA CEA CEA CEA CEA CE8K×8 D8K×8D4K×84K×8WE* DWE* D4K×84K×8WE* DWE* DOE#A15-13romsel0A12-03-8译码romsel1ramsel0…ramsel4ROMA CERAMA CERAMA CE16K×8D8K×8WE* D8K×8WE* D
一． 假设主存只有a,b,c三个页框，组成a进c出的FIFO队列，进程访问页面的序
列是0，2，5，4，5，2，5，2，3，5，2，4号。用列表法求采用FIFO+LRU替换策略时的命中率。（10分） 【解】
求解表格如下所示 页面访问序命中0 2 5 4 ⑤ ② ⑤ ② 3 ⑤ ② 4 列 率 a 0 2 5 4 ⑤ ② ⑤ ② 3 ⑤ ② 4 b 0 2 ⑤ 4 ⑤ ② 5 2 3 5 2 6/12= c 0 2 ② 4 4 4 ⑤ ② 3 5 50% 命中 命中 命中 命中 命中 命中
二． 指令流水线有取指(IF)、译码(ID)、执行(EX)、访存(MEM)、写回寄存器堆(WB) 5个
过程段，共有15条指令连续输入此流水线。
（1）画出流水处理的时空图，假设时钟周期为100ns。
（2）求流水线的实际吞吐率（单位时间里执行完毕的指令数）。（10分） 【解】 （1）
S WB MEM EX ID IF 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9 I10 I11 I12 I13 I14 I15 2 3 4 5 6 6 3 4 5 6 7 7 4 5 6 7 8 8 5 6 7 8 6 7 8 7 8 8 T 9 10 11 12 13 14 15 1 2 9 10 11 12 13 14 15 1 2 3 9 10 11 12 13 14 15 1 2 3 4 2 3 4 5 9 10 11 12 13 14 15 9 10 11 12 13 14 15 1 2 3 4 5 9 10 11 12 13 14 15 16 17 18 19 （2）
若T取15个周期，输入15条指令，输出11条指令，
-96
则吞吐率 = 11 / (15*100ns) = 11 / (15*100*10 s) =7.3*10条指令/秒 = 7.3 MIPS 若T取19个周期，输入19条指令，输出15条指令，
-96
则吞吐率 = 15 / (19*100ns) = 15 / (19*100*10 s) =7.9*10条指令/秒 = 7.9 MIPS
因篇幅问题不能全部显示，请点此查看更多更全内容