分类号 UDC 单位代码 10644 密 级 公 开 学 号 201310530204
课程设计
（题目）
课程名称： 数字电子技术基础 作 者： 唐永碧
指导教师： 易 鸿 系 别： 物理与工程技术系 专 业： 电子科学与技术
提交论文日期： 2014 年 12 月 12 论文答辩日期： 2014 年 12 月 20
中 国 达 州 2014年 12 月
日日
第一章 设计目的及任务要求
1.1 设计目的
四人智力竞赛抢答器
1.2设计任务及要求
1.设计任务
设计一台可供4名选手参加比赛的智力竞赛抢答器。 用数字显示抢答倒计时间，由“9”倒计到“0”时，无人抢答，蜂鸣器连续响0.5秒。选手抢答时，数码显示选手组号,同时蜂鸣器响0.5秒，倒计时停止。
2.设计目的
(1)、4名选手编号为：1，2，3，4。各有一个抢答按钮，按钮的编号与选手的编号对应，也分别为1，2，3，4。
(2)、给主持人设置一个控制按钮，用来控制系统清零（抢答显示数码管灭灯）和抢答的开始。
(3)、抢答器具有数据锁存和显示的功能。抢答开始后，若有选手按动抢答按钮，该选手编号立即锁存，并在抢答显示器上显示该编号，同时扬声器给出音响提示，封锁输入编码电路，禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。
(4)、抢答器具有定时（5秒）抢答的功能。当主持人按下开始按钮后，定时器开始倒计时，定时显示器显示倒计时间，若无人抢答，倒计时结束时，扬声器响，音响持续0.5秒。参赛选手在设定时间（5秒）内抢答有效，抢答成功，扬声器响，音响持续0.5秒，同时定时器停止倒计时，抢答显示器上显示选手的编号，定时显示器上显示剩余抢答时间，并保持到主持人将系统清零为止。
(5)、如果抢答定时已到，却没有选手抢答时，本次抢答无效。系统扬声器报警（音响持续0.5秒），并封锁输入编码电路，禁止选手超时后抢答，时间显示器显示0。
(6)、用石英晶体振荡器产生频率为1Hz的脉冲信号，作为定时计数器的CP信号。
第二章 设计方案选取与论证
电路主要由脉冲产生电路、锁存电路、编码及译码显示电路、倒计时电路和音响产生电路组成。当有选手抢答时，首先锁存，阻止其他选手抢答，然后编码，再经4线7段译码器将数字显示在显示器上同时产生音响。主持人宣布开始抢答时，倒计时电路启动由5计到0，如有选手抢答，倒计时停止。电路系统结构如图2-4：
选手 优先编码器 锁存器译码器 数码显示 主持人 时序控制电路 扬声器 脉冲电路 定时电路 译码器 数码显示 图2-4
1、控制电路
1) CD4511器件简介
CD4511是一块BCD-十进制七段译码/驱动器课本上不曾讲过，它
带有锁存端口，其功能比书上我们学过的74HC4511CMOS七段显示译码器功能要强大的多，这也是我本此实验选用这个器件的缘故。 关于CD4511的引脚图见图一
其功能介绍如下：
BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。
LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不
管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。
LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。 A、B、C、D为8421BCD码输入端。
OutA、OutB、OutC、OutD、OutE、OutF、OutG：为译码输出端，输出为高电平1有效。
２）、显示电路的工作图如图二
该显示电路主要由CD4511七段显示译码器来完成，其具体连接情况可看图二
３)、控制电路的工作图如图三
这部分电路的作用完成三个任务：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是使其他选手按键操作无效；三是防止提前按键。按下未按下“开始”按钮前，CD4511BLANKING引脚为低电平，CD4511不工作，可防止抢答者提前按键。当“开始”按下后，当所有抢答者开关均未按下时，锁存器输出全为低电平，该信号作为锁存器使能端LD的控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为高电平，经逻辑或运算后U1A输出为高电平。一但有高电平输入，不管另一输入端状态如何，输出保持高电平不变，这个电平控制CD4511锁存端使其他按键操作无效。当抢答完成后，按下“清除”按钮强行使U1B输出置零，CD4511锁存解除，开始新一轮抢答。 ２.蜂呜器发声原理电路
该电路主要负责当有抢答信号输入时，SP发出声音以提醒其它人已经有人先抢答了。用集成555定时器组成多谐振荡器。当电路刚接通时，由于电容C1上的电压不会突变，故IC1-2脚为低电平（0V），导致3脚输出高电平。
当电源经R1、R2对C1充电到Vc≥2/3Vcc时，OUT脚输出由高变低，放电管（7脚内的VT23）导通，电容C1经R2和IC1-7脚内导通的VT23进行放电，当Vc≤1/3时，OUT脚输出有低变高，电容器C1再次充电。 上述过程周而复始，从而就形成了振荡，产生的脉冲信号从OUT脚供
使用。
其电路图如图四
3、电路的总连接逻辑电路如图五所示
因篇幅问题不能全部显示，请点此查看更多更全内容